日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 1月25日

出願番号

Application Number:

特願2001-017286

出 願 人 Applicant(s):

日本電気株式会社

2001年12月 7日

特許庁長官 Commissioner, Japan Patent Office





CERTIFIED COPY OF PRIORITY DOCUMENT

出証番号 出証特2001-3106415

"特2001-017286

【書類名】

特許願

【整理番号】

49220174

【提出日】

平成13年 1月25日

【あて先】

特許庁長官

殿

【国際特許分類】

H04L 12/56

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

西崎 秀樹

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】

金田 暢之

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】

100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 089681

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

特2001-017286

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9710078

【プルーフの要否】

【書類名】 明細書

【発明の名称】 チャネルデータ抽出回路及び方法

【特許請求の範囲】

【請求項1】 バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、

多段接続された複数の2×2スイッチから成るバニヤン網をそれぞれ有する、 前記チャネルに対応した複数面のバニヤンスイッチを備え、前記チャネル毎に前 記データを振り分けると共に該データをワード単位で順次整列するバニヤン部と

前記データが所属するチャネルを示す制御信号をそれぞれ生成し、前記バニヤン部へ送信するデータ制御部と、

を有するチャネルデータ抽出回路。

【請求項2】 前記バニヤンスイッチは、

自己が対応するチャネルに所属するデータを有効なデータに設定し、

他のチャネルに所属するデータを無効なデータに設定し、

前記有効なデータのみ順次整列する請求項1記載のチャネルデータ抽出回路。

【請求項3】 前記チャネル毎に抽出された前記データを解析し、前記フレ ームに挿入されたパケットの境界を検出するパケット検出部を有し、

前記データ制御部は、

前記パケット検出部で検出された前記パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を前記バニヤン部に出力し、

前記バニヤン部は、

前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力する請求項1または2記載のチャネルデータ抽出回路。

【請求項4】 前記バニヤン部は、

前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前 記パケットの最終のデータの後ろに空きデータを必要に応じて挿入する請求項3 記載のチャネルデータ抽出回路。

【請求項5】 STMフレームのスイッチング処理を行うSTMスイッチと

請求項1乃至4のいずれか1項記載のチャネルデータ抽出回路を備え、前記STMスイッチから受信したSTMフレームをチャネル単位に分離し、それぞれのパケットを抽出した後、該パケット毎にスイッチング処理を行うパケットスイッチと、

を有するSTM/Packetハイブリッドスイッチ。

【請求項6】 バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するためのチャネルデータ抽出方法であって、

予め、多段接続された複数の2×2スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備えておき、

所属するチャネルに前記データを振り分けるために、該データが所属するチャネルを示す制御信号をそれぞれ生成し、

該制御信号にしたがって前記バニヤンスイッチにより前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列するチャネルデータ抽出方法。

【請求項7】 自己が対応するチャネルに所属するデータを有効なデータに 設定し、

他のチャネルに所属するデータを無効なデータに設定し、

前記バニヤンスイッチにより前記有効なデータのみ順次整列する請求項 6 記載 のチャネルデータ抽出方法

【請求項8】 前記チャネル毎に抽出された前記データを解析して前記フレームに挿入されたパケットの境界を検出し、

該パケットの境界から、データが前記パケットの先頭のデータであるか否かを 示す制御信号を生成し、

前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力する請求項6または7記載のチャネルデー

タ抽出方法。

【請求項9】 前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて 挿入する請求項8記載のチャネルデータ抽出方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、SDH (Synchronous Digital Hierarchy) におけるバイト多重されたフレームからチャネル単位にデータを抽出するチャネルデータ抽出回路に関する。

[0002]

【従来の技術】

従来、SDHにおけるデータの多重化フォーマットとして、STM (Synchron ous Transfer Module) -1 (ビットレートが150Mbps)、STM-4 (600Mbps)、STM-16 (2.4Gbps)等が規定されている。上記多重化フォーマットでは、PPP (Point to Point Protocol)等のパケットデータを収容する場合に効率良く伝送用のチャネルを使用することができないという問題がある。

[0003]

バーチャルコンカチネーションは、このような問題に対処するための技術であり、SDHのチャネルに任意の帯域(VC) (Virtual Container) -3 (50Mb ps) \times n、VC-4 (150Mb ps) \times n)を割り当てることができるようにした方式である。

[0004]

例えば、STM-16はVC-3が48個多重化されるが、バーチャルコンカチネーションにより、チャネル帯域をVC-3×1(50Mbps)~VC-3×48(2.4Gbps)まで50Mbps刻みで設定することができる。

[0005]

このようにチャネル帯域を任意に設定できることで、例として100Mbps

のEthernetデータをSDHに収容する場合、VC-4を使用してマッピングすると帯域利用率は66%であるが、VC-3を2チャネル分使用してマッピングすれば帯域利用率が100%になり、チャネルを効率良く使用することができる。

[0006]

【発明が解決しようとする課題】

SDHでは、フレームのペイロードがバイトデータ単位に順次多重化されて構成される。このようなバイト多重フレームからチャネル単位、あるいはバーチャルコンカチネーションによるチャネル単位でデータを抽出する場合、通常はn→1セレクタが用いられる。

[0007]

しかしながら、上記 n → 1 セレクタを用いてチャネル単位にデータを抽出する チャネルデータ抽出回路を構成すると、ハードウェア規模が大きくなってしまう

[0008]

本発明は上記したような従来の技術が有する問題点を解決するためになされた ものであり、ハードウェア規模を大きくすることなく、バイト多重フレームから チャネル単位でデータを抽出することが可能なチャネルデータ抽出回路及び方法 を提供することを目的とする。

[0009]

【課題を解決するための手段】

上記目的を達成するため本発明のチャネルデータ抽出回路は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、

多段接続された複数の2×2スイッチから成るバニヤン網をそれぞれ有する、 前記チャネルに対応した複数面のバニヤンスイッチを備え、前記チャネル毎に前 記データを振り分けると共に該データをワード単位で順次整列するバニヤン部と

前記データが所属するチャネルを示す制御信号をそれぞれ生成し、前記バニヤ

ン部へ送信するデータ制御部と、

を有する構成である。

[0010]

このとき、前記バニヤンスイッチは、

自己が対応するチャネルに所属するデータを有効なデータに設定し、

他のチャネルに所属するデータを無効なデータに設定し、

前記有効なデータのみ順次整列してもよい。

[0011]

また、前記チャネル毎に抽出された前記データを解析し、前記フレームに挿入されたパケットの境界を検出するパケット検出部を有し、

前記データ制御部は、

前記パケット検出部で検出された前記パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を前記バニヤン部に出力し、

前記バニヤン部は、

前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、

前記バニヤン部は、

前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前 記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。

[0012]

一方、本発明のチャネルデータ抽出方法は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するためのチャネルデータ抽出方法であって、

予め、多段接続された複数の2×2スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備えておき、

所属するチャネルに前記データを振り分けるために、該データが所属するチャネルを示す制御信号をそれぞれ生成し、

該制御信号にしたがって前記バニヤンスイッチにより前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列する方法である。

[0013]

このとき、自己が対応するチャネルに所属するデータを有効なデータに設定し

他のチャネルに所属するデータを無効なデータに設定し、

前記バニヤンスイッチにより前記有効なデータのみ順次整列してもよい。

[0014]

また、前記チャネル毎に抽出された前記データを解析して前記フレームに挿入 されたパケットの境界を検出し、

該パケットの境界から、データが前記パケットの先頭のデータであるか否かを 示す制御信号を生成し、

前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、

前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前 記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。

[0015]

上記のようなチャネルデータ抽出回路及び方法では、チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。

[0.016]

また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータであるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになる。

[0017]

【発明の実施の形態】

次に本発明について図面を参照して説明する。

[0018]

(第1の実施の形態)

まず、本発明のチャネルデータ抽出回路を適用する例として、SDHにおける 多重化フォーマットであるSTMフォーマットのモジュール(以下、STMフレ ームと称す)、及びPPP (Point to Point Protocol) 等のパケットのスイッ チング処理を行うSTM/Packetハイブリッドスイッチについて図1を用 いて説明する。

[0019]

図1はSTM/Packetハイブリッドスイッチの一構成例を示すブロック図である。図1に示すように、STM/Packetハイブリッドスイッチは、STMフレームのスイッチング処理を行うSTMスイッチ1と、STMスイッチ1から受信したSTMフレームをチャネル単位に分離し、それぞれのパケットを抽出した後、該パケット毎にスイッチング処理を行うパケットスイッチ2と、装置外部とSTMスイッチ1間のインタフェース部である複数のインタフェースカード3 $_1$ ~3 $_n$ (以下、インタフェースカード3と総称する)とを有する構成である。

[0020]

インタフェースカード3は、STMフォーマットのデータを収容するSTMインタフェースカード、あるいはPoS(Packet Over Sonet)フォーマットのデータを収容するPoSインタフェースカードやEthernetフォーマットのデータを収容するEthernetインタフェースカード等で構成される。

[0021]

なお、図1では、インタフェースカード3を入力側及び出力側にそれぞれ3個ずつ備えた構成を示しているが、インタフェースカード3は、STMスイッチ1の各入出力ポート毎にそれぞれ設けられるものであり、3個に限定されるものではない。

[0022]

このような構成において、図1に示したSTM/PacketハイブリッドスイッチをSTMスイッチとして動作させる場合、入力側のインタフェースカード

3に入力されたSTMフレームは、STMスイッチ1を介して送信先に対応する 出力側のインタフェースカード3に出力される。

[0023]

一方、図1に示したSTM/Packetハイブリッドスイッチをパケットスイッチとして動作させる場合、入力側のインタフェースカード3に入力されたSTMフレームは、STMスイッチ1からパケットスイッチ2に転送され、パケットスイッチ2にて、チャネル毎に分離され、パケット単位でスイッチング処理される。スイッチング処理後のパケットは、STMフレームに再び組み立てられ、STMスイッチ1に入力されて送信先に対応するインタフェースカード3に出力される。

[0024]

次に、図1に示したパケットスイッチ2について図2を用いて説明する。

[0025]

図2は図1に示したパケットスイッチの一構成例を示すブロック図である。

[0026]

図 2 に示すように、パケットスイッチ 2 は、S TMスイッチ 1 から出力された S TM フレームの終端処理を行う S TM 終端部(STM TRM) 11_1 、 11_2 (以下、 S TM 終端部 1 1 と総称する)と、バイト多重された S TM フレームのデータをチャネル単位に振り分けるチャネルデータ抽出回路(CH DET) 12_1 、 12_2 (以下、チャネルデータ抽出回路 1 2 と総称する)と、チャネル単位に振り分けられたチャネルデータからそれぞれパケットを抽出するパケット検出部(Packet D ET) 13_1 、 13_2 (以下、パケット検出部 1 3 で抽出されたパケットのスイッチング処理を行うパケットスイッチ部(Packet Switch) 1 4 と、パケットスイッチ部 1 4 から出力されたパケットを S TM フレームの対応する T S(Time Slot)に振り分ける S TM マッピング部(STM M apper) 15_1 、 15_2 (以下、S TM マッピング部 1 5 と総称する)と、S TM マッピング部 1 5 で振り分けられたパケットから S TM フレームを再び組み立てると共に、S TMスイッチ 1 とのインタフェース部となる S TM フレーマ部(STM FRM) 16_1 、 16_2 (以下、S TM フレーマ部 1 6 と総称する)とを有する構

成である。

[0027]

なお、図2では2ポート分のSTMフレームを収容する構成例を示しているが、パケットスイッチ2の収容ポート数は2つに限定されるものではない。また、STM終端部11、チャネルデータ抽出回路12、パケット検出部13、STMマッピング部15、及びSTMフレーマ部16は、それそれパケットスイッチ部14の各入出力ポート毎に設けられる。

[0028]

このような構成において、図1に示したSTMスイッチ1から出力されたSTMフレームは、パケットスイッチ2のSTM終端部11によって受信されて終端処理が行われる。

 $\{0029\}$

STM終端部11の出力データは、チャネルデータ抽出部12によりチャネル毎(あるいはバーチャルコンカチネーション毎)に振り分けられ、パケット検出部13によりチャネル毎のパケットが抽出される。

[0030]

パケット検出部13で抽出されたパケットは、パケットスイッチ部14によって各々の送信先に対応するポートにスイッチングされ、STMマッピング部15、及びSTMフレーマ部16により各チャネルのデータがSTMフォーマットにマッピングされてSTMフレームが組み立てられ、STMスイッチ1に出力される。

[0031]

次に、図2に示したチャネルデータ抽出回路の構成について図3を用いて説明 する。

[0032]

図3は本発明のチャネルデータ抽出回路の第1の実施の形態の構成を示すブロック図である。

[0033]

図3に示すように、チャネルデータ抽出回路は、バイト多重された入力データ

をチャネル単位に振り分けるバニヤン(Banyan)部 2 1 と、バニヤン部 2 1 による入力データの振り分け処理を制御するデータ制御部 2 2 と、バニヤン部 2 1 から出力されるチャネル毎のデータを保持する複数のバッファ部 2 3_1 ~ 2 3_n と、バッファ部 2 3_1 ~ 2 3_n に保持されたデータを順次読み出して出力するデータ選択部 2 4 とを有する構成である。

[0034]

図1に示したSTM/Packetハイブリッドスイッチに収容されるSTM フレームの帯域が高速(例えば、2.4Gbps)の場合、チャネルデータ抽出回路12には、パラレル変換により速度が低速に変換されたワードデータ(例えば、38Mbps×8bytesパラレル)が入力される。

[0035]

このとき、データ制御部22には、バニヤン部21に対するワードデータの入力と同時に、フレーム信号の先頭を示すフレームパルスが入力される。データ制御部22は、フレームパルスを基準にして、どのTS(Time Slot)のバイトデータがどのチャネルに属するかを管理し、バニヤン部21による入力データの振り分け処理をバイト単位で制御する。

[0036]

バニヤン部21は、n面のバニヤンスイッチ(不図示)で構成され、各面がそれぞれチャネルあるいはバーチャルコンカチネーションにより規定されたチャネルに対応する。バニヤンスイッチは、複数段の2×2スイッチで構成され、複数のTS(Time Slot)に分散されたチャネルデータをチャネル毎に抽出して順次整列させる。

[0037]

バニヤン部21は、パラレル変換されたデータが入力されると、データ制御部21から送信された、各バイトデータが属するチャネルを示す制御信号を受け取り、該制御信号にしたがってチャネル毎に設けられたバニヤンスイッチによりスイッチング処理を行う。ここで、自チャネルに属するバイトデータは有効なバイトデータに設定され、他のチャネルに属するバイトデータは無効なバイトデータに設定される。そして、各バニヤンスイッチは、自チャネルに属するバイトデー

タのみ有効なバイトデータとしてスイッチング処理を行う。

[0038]

バニヤンスイッチの出力部には先入れ先出し動作する一時蓄積バッファが設けられ、バーチャルコンカチネーションされた各チャネル毎のバイトデータが順次蓄積される。一時蓄積バッファの出力データはバッファ部23にて保持され、データ選択部24により順次読み出されて、次段のパケット検出部13に出力される。

[0039]

次に、図3に示したバニヤン部が備えるバニヤンスイッチの1面分の構成について図4を用いて説明する。

[0040]

図4は図3に示したバニヤン部が備えるバニヤンスイッチの1面分の一構成例を示すブロック図である。なお、図4に示したバニヤンスイッチは8bytes パラレルのデータが入出力される構成を示している。

[0041]

図4に示すように、バニヤンスイッチは、バイトデータの送信先を制御するバニヤン管理部31と、多段接続された複数の2×2スイッチ34から成るバニヤン網32と、スイッチング処理後の有効なバイトデータを一時的に蓄積する複数の一時蓄積バッファ33とを有する構成である。なお、図4では、バニヤン網32として、4個の2×2スイッチ34が3段接続された構成を示しているが、バニヤン網32の構成はこれに限るものではなく、より多くの2×2スイッチ34が多段接続された構成であってもよい。

[0042]

一時蓄積バッファ33は、バニヤン網32から出力されたバイトデータを一時的に蓄積するための複数のバッファから構成され、該バッファが出力バイト(図4の例では、出力バイトが8bytesなので、一時蓄積バッファ33は出力「0」~「7」に対応する8個のバッファで構成されている)毎に設けられている。バニヤン網32は、入力されたバイトデータをバニヤン管理部31によって決められたルートを経由して一時蓄積バッファ33の対応するバッファにそれぞれ

送出する。

[0043]

バニヤン管理部 3 1 は、データ制御部 2 2 から送信された各バイトデータの属するチャネルを示す制御信号 C_B に基づいて有効なバイトデータ D v の送信先となる一時蓄積バッファ 3 3 を決定する。

[0044]

図4に示す例の場合、一時蓄積バッファ33の出力「0」~「4」には既に有効なバイトデータ D_V が蓄積されているため、一番先頭(図4では入力「0」)から入力される有効なバイトデータ D_V は一時蓄積バッファ33の出力「5」に割り当てられる。同様に、入力「2」の有効なバイトデータ D_V は出力「6」に割り当てられ、入力「6」の有効なバイトデータ D_V は出力「7」に割り当てられ、入力「7」の有効なバイトデータ D_V は出力「0」に割り当てられる。なお、無効なバイトデータ D_{INV} はバニヤン管理部31で破棄され、一時蓄積バッファ33に送出されない。

[0045]

チャネル毎に分離された出力「O」~「7」のワード(複数バイト)データは、 所定のタイミングで同時に読み出され、順番に整列された後、出力される。

[0046]

バニヤン部21から出力された各チャネル毎のワードデータはバッファ部23 でそれぞれ保持され、データ選択部24を介して次段のパケット検出部13に順 次出力される。

[0047]

なお、バニヤン網32は、「ATM入門:マルチメディア時代へのパスポート」(横川ディジタルコンピュータ株式会社SI事業本部著、P49~P50)等に記載されているように、上記STMフレームに挿入されたパケットのように入力データが順番にソートされていれば内部でブロッキングが発生することはない。

[0048]

図5は図3に示したチャネルデータ抽出回路に入力されたバイト多重データが チャネル毎に振り分けられる様子を示す模式図である。 [0049]

図5に示すように、フレームパルスを基準として入力されるTSO~TSnまでのバイトデータには、所属するチャネル情報がそれぞれ割り当てられ、チャネルデータ抽出回路12によりチャネル毎に振り分けられる。

[0050]

したがって、チャネルに対応した複数面のバニヤンスイッチを備え、それぞれのチャネル毎にデータを抽出してワード(複数バイト)単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。

[0051]

特に、ワードデータの整列処理にバニヤン網を使用しているため、どのような TSの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であ り、回路規模の増大を抑制することができる。

[0052]

(第2の実施の形態)

次に本発明の第2の実施の形態について図面を参照して詳細に説明する。

[0053]

図6は本発明のチャネルデータ抽出回路の第2の実施の形態の構成を示すブロック図である。

[0054]

図6に示すように、本実施形態のチャネルデータ抽出回路は、図3に示したバニヤン部とバッファ部との間にパケット検出部25が挿入された点が第1の実施の形態と異なっている。その他の構成は第1の実施の形態と同様であるため、その説明は省略する。

[0055]

パケット検出処理部 2 5 は、バニヤン部によってチャネル単位に振り分けられたワードデータを解析してパケットの境界を検出し、データ制御部に、次のパケットとの境界を示す、例えば、パケット長情報等を送出する。

[0056]

これにより、データ制御部はチャネル毎にパケットの先頭バイトデータを認識することができる。また、パケットの先頭バイトデータを示す信号をバニヤン部に出力し、図7に示すように該当するバイトデータがワードデータの先頭に位置して出力されるようにバニヤン部を制御する。

[0057]

図7は図6に示したバニヤン部から出力されるワードデータの構成を示す模式 図である。

[0058]

図7に示すように、本実施形態では、パケットの最終バイトの後に空きデータが挿入され、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、後段の処理が容易になる。なお、このような処理を行う場合には、パケットの最終ワードに空きデータを挿入することになるため、入力データの速度よりもバッファ部に対する書き込み速度を上げる必要がある。

[0059]

【発明の効果】

本発明は以上説明したように構成されているので、以下に記載する効果を奏する。

[0060]

チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。

[0061]

特に、ワード単位のデータの整列処理にバニヤン網を使用しているため、どのようなタイムスロットの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であり、回路規模の増大を抑制することができる。

[0062]

また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータで

あるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、 後段の処理が容易になる。

【図面の簡単な説明】

【図1】

STM/Packetハイブリッドスイッチの一構成例を示すブロック図である。

【図2】

図1に示したパケットスイッチの一構成例を示すブロック図である。

【図3】

本発明のチャネルデータ抽出回路の第1の実施の形態の構成を示すブロック図 である。

【図4】

図3に示したバニヤン部が備えるバニヤンスイッチの1面分の一構成例を示す ブロック図である。

【図5】

図3に示したチャネルデータ抽出回路に入力されたバイト多重データがチャネル毎に振り分けられる様子を示す模式図である。

【図6】

本発明のチャネルデータ抽出回路の第2の実施の形態の構成を示すブロック図である。

【図7】

図 6 に示したバニヤン部から出力されるワードデータの構成を示す模式図である。

【符号の説明】

- 1 · STMスイッチ
- 2 パケットスイッチ
- $3_1 \sim 3_n$ $1 \sim 3 \sim 3_n$


特2001-017286

- 11₁、11₂ STM終端部
- 1 2₁、 1 2₂. チャネルデータ抽出回路 1 3₁、 1 3₂ パケット検出部
- 14 パケットスイッチ部
- 15_1 、 15_2 STMマッピング部
- 16_1 、 16_2 STMフレーマ部
- 21 バニヤン部
- 22 データ制御部
- $23_1 \sim 23_n$ バッファ部
- 24 データ選択部
- 25_1 ~ 25_n パケット検出部
- 31 バニヤン管理部
- 32 バニヤン網
- 33 一時蓄積バッファ
- 34 2×2スイッチ


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】






【図6】



【図7】



"特2001-017286

【書類名】 要約書

【要約】

【課題】 ハードウェア規模を大きくすることなく、バイト多重フレームからチャネル単位でデータを抽出することができるチャネルデータ抽出回路及び方法を提供する。

【解決手段】 バイト単位で複数チャネルのデータが多重化されたフレームからチャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、多段接続された複数の2×2スイッチから成るバニヤン網をそれぞれ有する、チャネルに対応した複数面のバニヤンスイッチを備え、チャネル毎にデータを振り分けると共に該データをワード単位で順次整列するバニヤン部と、データが所属するチャネルを示す制御信号をそれぞれ生成し、バニヤン部へ送信するデータ制御部とを有する構成とする。

【選択図】 図3

***特2001-017286**

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社